Última actualización: 2026-07-02

AMAT (tiempo medio de acceso a memoria)

El tiempo medio de acceso a memoria (AMAT) resume el comportamiento de una caché en una única cifra de latencia: el tiempo medio que el procesador espera por un acceso a memoria una vez ponderados juntos los aciertos y los fallos. Es la métrica de referencia de la jerarquía de memoria, introducida en los textos de arquitectura de Hennessy y Patterson, y permite comparar diseños de caché sin simular cada acceso. La calculadora toma el tiempo de acierto, la tasa de fallos y la penalización por fallo y devuelve el AMAT resultante.

La fórmula

Todo acceso prueba primero la caché, por lo que el tiempo de acierto $t_h$ se paga de forma incondicional. Una fracción $m$ de esos accesos falla y debe traer el bloque desde el siguiente nivel de la jerarquía, sumando la penalización por fallo $t_p$. Ponderando la penalización por su frecuencia se obtiene:

$\text{AMAT} = t_h + m \times t_p$

El tiempo de acierto fija el suelo, y el segundo término es el coste medio de ir a memoria. Como $t_p$ suele ser uno o dos órdenes de magnitud mayor que $t_h$, el término de fallo a menudo domina aunque la tasa de fallos parezca pequeña.

Por qué una tasa de fallos pequeña sigue afectando

Consideremos una caché con 1 ns de tiempo de acierto y 100 ns de penalización por fallo. Con una tasa de fallos del 1 % el término de fallo es $0{,}01 \times 100 = 1$ ns, ya igual al tiempo de acierto. Con el 5 % son 5 ns, cinco veces el tiempo de acierto. La lección de la jerarquía de memoria es que el camino lento y poco frecuente gobierna el rendimiento, así que reducir la tasa de fallos o acortar la penalización suele superar al recorte del tiempo de acierto.

Ejemplo resuelto

Supongamos que una caché de nivel 1 tiene un tiempo de acierto de 1 ns, una tasa de fallos del 5 % y una penalización por fallo de 100 ns. El tiempo medio de acceso a memoria es:

Así, el acceso medio cuesta 6 ns, seis veces el tiempo de acierto puro, impulsado casi por completo por el 5 % de accesos que fallan. Reducir a la mitad la tasa de fallos hasta el 2,5 % bajaría el AMAT a 3,5 ns, una mejora mayor que la que podría lograr cualquier cambio realista en el tiempo de acierto de 1 ns.

Cachés multinivel

Los procesadores reales apilan varias cachés, y el AMAT se extiende de forma natural anidando la fórmula. La penalización por fallo de un nivel es el tiempo medio de acceso del nivel inferior. Para una jerarquía de dos niveles:

Aquí $m_1$ es la tasa de fallos de L1, $m_2$ es la tasa de fallos local de L2 (fallos en L2 como fracción de los accesos que llegan a L2) y $t_{\text{mem}}$ es el tiempo de acceso a la memoria principal. Para usar esta calculadora en un diseño multinivel, evalúa primero el paréntesis interior para obtener la penalización por fallo efectiva de L1 y luego introduce ese valor como penalización por fallo del nivel exterior. Añadir un nivel intermedio rápido reduce la penalización efectiva que ve L1, por eso las jerarquías profundas siguen mereciendo la pena aunque la latencia de la memoria principal se mantenga alta.

El AMAT es un modelo de primer orden: supone una única penalización media e ignora el solapamiento por ejecución fuera de orden, el paralelismo a nivel de memoria y el almacenamiento intermedio de escrituras. Trata el resultado como una guía de diseño para comparar jerarquías y no como una predicción exacta del tiempo real. Para la vista complementaria por tasa de aciertos de la misma jerarquía, consulta la calculadora Calculadora de tasa de aciertos de caché y AMAT.