Dernière mise à jour : 2026-07-02

AMAT (temps d'accès mémoire moyen)

Le temps d'accès mémoire moyen (AMAT) résume le comportement d'un cache en une seule valeur de latence : le temps moyen d'attente du processeur pour un accès mémoire une fois les succès et les défauts pondérés ensemble. C'est la métrique de référence de la hiérarchie mémoire, introduite dans les manuels d'architecture de Hennessy et Patterson, et elle permet de comparer des conceptions de cache sans simuler chaque accès. Le calculateur prend le temps de succès, le taux de défauts et la pénalité de défaut, et renvoie l'AMAT résultant.

La formule

Chaque accès sonde d'abord le cache, donc le temps de succès $t_h$ est payé sans condition. Une fraction $m$ de ces accès échoue et doit récupérer le bloc depuis le niveau suivant de la hiérarchie, ajoutant la pénalité de défaut $t_p$. En pondérant la pénalité par sa fréquence, on obtient :

$\text{AMAT} = t_h + m \times t_p$

Le temps de succès fixe le plancher, et le second terme est le coût moyen d'un aller vers la mémoire. Comme $t_p$ dépasse généralement $t_h$ d'un à deux ordres de grandeur, le terme de défaut domine souvent, même lorsque le taux de défauts paraît faible.

Pourquoi un faible taux de défauts pèse quand même

Prenons un cache avec un temps de succès de 1 ns et une pénalité de défaut de 100 ns. À un taux de défauts de 1 %, le terme de défaut vaut $0{,}01 \times 100 = 1$ ns, déjà égal au temps de succès. À 5 %, il atteint 5 ns, cinq fois le temps de succès. La leçon de la hiérarchie mémoire est que le chemin lent et rare gouverne les performances : réduire le taux de défauts ou raccourcir la pénalité l'emporte donc souvent sur la réduction du temps de succès.

Exemple résolu

Supposons qu'un cache de niveau 1 ait un temps de succès de 1 ns, un taux de défauts de 5 % et une pénalité de défaut de 100 ns. Le temps d'accès mémoire moyen est :

L'accès moyen coûte donc 6 ns, six fois le temps de succès brut, entraîné presque entièrement par les 5 % d'accès qui échouent. Diviser par deux le taux de défauts, à 2,5 %, ferait tomber l'AMAT à 3,5 ns, une amélioration plus grande que ce que tout changement réaliste du temps de succès de 1 ns pourrait apporter.

Caches multiniveaux

Les processeurs réels empilent plusieurs caches, et l'AMAT s'étend naturellement en imbriquant la formule. La pénalité de défaut d'un niveau est le temps d'accès moyen du niveau inférieur. Pour une hiérarchie à deux niveaux :

Ici $m_1$ est le taux de défauts de L1, $m_2$ le taux de défauts local de L2 (défauts en L2 en fraction des accès atteignant L2) et $t_{\text{mem}}$ le temps d'accès à la mémoire principale. Pour utiliser ce calculateur sur une conception multiniveau, évaluez d'abord la parenthèse intérieure afin d'obtenir la pénalité de défaut effective de L1, puis saisissez cette valeur comme pénalité de défaut du niveau extérieur. Ajouter un niveau intermédiaire rapide réduit la pénalité effective vue par L1, ce qui explique que les hiérarchies profondes restent utiles même quand la latence de la mémoire principale reste élevée.

L'AMAT est un modèle du premier ordre : il suppose une seule pénalité moyenne et ignore le recouvrement dû à l'exécution dans le désordre, au parallélisme mémoire et aux tampons d'écriture. Considérez le résultat comme un guide de conception pour comparer des hiérarchies, et non comme une prédiction exacte du temps réel. Pour la vue complémentaire par taux de succès de la même hiérarchie, voir le calculateur Calculateur de taux de succès de cache et de temps d’accès moyen (AMAT).