Dernière mise à jour : 2026-06-28

Le complément à deux

Le complément à deux est la méthode standard par laquelle les ordinateurs représentent et manipulent les entiers signés. Toutes les grandes architectures de processeur — x86, ARM, RISC-V, MIPS — l'utilisent pour leurs unités de calcul entier, car ce codage permet d'effectuer la soustraction avec le même circuit que l'addition et produit une représentation unique du zéro.

Principe du codage

Un registre de N bits en complément à deux stocke $2^N$ motifs binaires distincts. La moitié représente les entiers positifs ou nuls (de $0$ à $2^{N-1} - 1$), l'autre moitié les entiers strictement négatifs (de $-2^{N-1}$ à $-1$). La propriété fondamentale est que le bit le plus à gauche — le bit de poids fort — joue le rôle de bit de signe : 0 pour les valeurs positives ou nulles, 1 pour les valeurs négatives.

Pour les entiers positifs ou nuls, le codage est identique au binaire non signé ordinaire. Par exemple, le nombre 42 dans un registre de 8 bits s'écrit :

$42_{10} = 0\!0\!1\!0\;1\!0\!1\!0_2 = \texttt{0x2A}$

Calcul du complément à deux d'un entier négatif

Pour encoder un entier négatif $-n$ (avec $n > 0$) dans un registre de N bits, on ajoute $2^N$ à la valeur :

$\text{codage de } {-n} = 2^N - n \quad \text{(sur } N \text{ bits)}$

Pour $-42$ sur 8 bits : $2^8 - 42 = 256 - 42 = 214$. En binaire, regroupé par quartets :

Une procédure pratique équivalente consiste à inverser tous les bits du codage positif puis à ajouter 1 :

• $42_{10} = 0010\;1010_2$
• Inversion bit à bit : $1101\;0101_2$
• Ajout de 1 : $1101\;0110_2 = -42_{10}$ ✓

Les deux méthodes donnent le même résultat.

Décodage d'une valeur en complément à deux

Pour convertir une chaîne binaire en complément à deux en entier décimal signé, on examine le bit de signe :

• Si le bit de tête est 0, la valeur est positive ou nulle. On lit le mot binaire comme un entier non signé ordinaire : $0111\;1111_2 = 127_{10}$.
• Si le bit de tête est 1, la valeur est négative. On soustrait $2^N$ de l'interprétation non signée : $1101\;0110_2 = 214_{10}$, soit $214 - 256 = -42_{10}$.

Plages représentables

Le bit de signe divise la plage non signée en deux. Un registre de N bits peut représenter :

On constate une asymétrie : il y a toujours une valeur négative de plus que de valeurs strictement positives. Cela s'explique par le fait que zéro occupe l'une des positions non négatives, laissant $2^{N-1} - 1$ valeurs strictement positives pour $2^{N-1}$ valeurs négatives.

Dépassement de capacité

Lorsqu'un résultat arithmétique sort de la plage représentable, il se produit un dépassement de capacité (overflow) : la valeur se replie en suivant une arithmétique modulaire. Sur 8 bits, ajouter 1 à 127 donne $0111\;1111 + 0000\;0001 = 1000\;0000$, qui est le codage de −128. Les processeurs signalent en général cette situation via un indicateur d'état (overflow flag), mais l'opération binaire sous-jacente est une simple addition modulo $2^N$.

Complément à deux et représentation signe-valeur absolue

La représentation signe-valeur absolue dédie un bit au signe et utilise les N−1 bits restants pour la valeur absolue. Elle présente deux inconvénients. En premier lieu, le zéro admet deux représentations : zéro positif ($0000\;0000$) et zéro négatif ($1000\;0000$), ce qui contraint les comparaisons à traiter ce cas particulier. En second lieu, l'addition de nombres de signes opposés requiert une logique dédiée pour déterminer l'opérande de plus grande valeur absolue. Le complément à deux résout les deux problèmes : un seul circuit additionneur suffit pour tous les cas, et le zéro n'a qu'une représentation unique ($0000\dots0$).